SystemVerilogによるテストベンチ実践会(2017夏) SystemVerilogによるテストベンチ実践会(2017夏)

イベント参加者・申込者一覧

イベント関係者

管理者1人

イベント申込者

参加者一覧

SystemVerilog初めての人枠 参加者 7人
SystemVerilogによるテストベンチ実践会(2017夏) に参加を申し込みました!
SystemVerilogによるテストベンチ実践会(2017夏)に参加を申し込みました!
SystemVerilogによるテストベンチ実践会(2017夏)に参加を申し込みました!
SystemVerilogによるテストベンチ実践会(2017夏) に参加を申し込みました!
SystemVerilogによるテストベンチ実践会(2017夏)に参加を申し込みました!
SystemVerilogによるテストベンチ実践会(2017夏) に参加を申し込みました!
I joined SystemVerilogによるテストベンチ実践会(2017夏)!
Zynq VIPを使いたい人枠 参加者 10人
SystemVerilogによるテストベンチ実践会(2017夏) に参加を申し込みました!
SystemVerilogによるテストベンチ実践会(2017夏) に参加を申し込みました!
SystemVerilogによるテストベンチ実践会(2017夏)に参加を申し込みました!
SystemVerilogによるテストベンチ実践会(2017夏) に参加を申し込みました!
SystemVerilogによるテストベンチ実践会(2017夏) に参加を申し込みました!
SystemVerilogによるテストベンチ実践会(2017夏) に参加を申し込みました!
普段、SV/UVMで検証環境を組んでいるので、サポート役を引き受けられると思います。
SystemVerilogによるテストベンチ実践会(2017夏)に参加を申し込みました!
SystemVerilogによるテストベンチ実践会(2017夏) に参加を申し込みました!
SystemVerilogによるテストベンチ実践会(2017夏) に参加を申し込みました!

キャンセル一覧

SystemVerilog初めての人枠 キャンセル 3人
仕事の関係で都合が悪くなってしまいましたのでとりあえずキャンセルいたします。
都合が悪くなってしまったのでキャンセルします。すみませんがよろしくお願いします。